Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka začínajícího uživatele /
Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována pouze v rozsahu po...
Uloženo v:
Hlavní autor: | |
---|---|
Médium: | E-kniha |
Jazyk: | Czech |
Vydáno: |
Praha :
VUTIUM,
2016
|
LEADER | 01489nam a22002297i 4500 | ||
---|---|---|---|
001 | 263669 | ||
007 | ta | ||
008 | 240628s2016 xr ||||| |||| 00| 0 cze d | ||
020 | |a 9788021452169 | ||
044 | |a xr | ||
100 | 1 | |a Doc. Ing. Kolouch, Jaromír |4 aut | |
245 | 1 | 0 | |a Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka začínajícího uživatele / |c Doc. Ing. Kolouch, Jaromír |
264 | 1 | |a Praha : |b VUTIUM, |c 2016 | |
300 | |a 1 online zdroj (223 stran) | ||
336 | |a text |b txt |2 rdacontent | ||
337 | |a bez média |b n |2 rdamedia | ||
338 | |a online zdroj |b cr |2 rdacarrier | ||
520 | 2 | |a Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována pouze v rozsahu potřebném pro základní ověření funkce modelů. Kniha obsahuje množství příkladů popisu základních číslicových obvodů v těchto jazycích. | |
910 | |a RBIT002 | ||
998 | |d 171220 |a https://core.palmknihy.cz/api/books/171220/cover?0 |b https://core.palmknihy.cz/api/books/171220/cover/400?0 |c https://core.palmknihy.cz/api/books/171220/cover/50?0 |e |g 223 |i 9788021452169 |k https://core.palmknihy.cz/api/books/171220/preview.pdf |l |q 49 |r 1 |s https://www.palmknihy.cz/kniha/171220 |t ebook |y 2016 |z 1 | ||
999 | |d 263667 |