Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka začínajícího uživatele /
Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována pouze v rozsahu po...
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | E-kniha |
| Jazyk: | Czech |
| Vydáno: |
Praha :
VUTIUM,
2016
|
| Shrnutí: | Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována pouze v rozsahu potřebném pro základní ověření funkce modelů. Kniha obsahuje množství příkladů popisu základních číslicových obvodů v těchto jazycích. |
|---|---|
| Fyzický popis: | 1 online zdroj (223 stran) |
| ISBN: | 9788021452169 |